在今年二月舉行的國際固態電路會議(ISSCC)期間，Sony宣布推出“業界首款配備DRAM的三層堆棧式CMOS影像傳感器”，這款型號為IMX400的三層堆棧式感光組件(Exmor RS)是專為智能型手機而打造的。

為了加速影像數據處理，業界多年來一直流傳著在互補金屬氧化物半導體(CMOS)影像傳感器中配備嵌入式動態隨機存取內存(DRAM)的種種消息，但至今尚未看到任何相關產品投入生產或實際上市。

Sony在ISSCC會議上發表的研究論文揭露了新款感光組件的相關細節，它確實看來像是真有那么回事，這當然馬上引起了我們在TechInsights的影像傳感器專家們的關注。接著，Sony在其后舉行的全球行動通訊大會(Mobile World Congress；MWC)確認了該組件的生產狀況，并宣布其Xperia XZ Premium和Xperia XZ兩款旗艦級智能型手機搭載了具有960fps畫面更新率的Motion Eye相機模塊。

我們盡可能地在Xperia XZ手機一上市就立刻入手，并橫切其后置相機芯片進行觀察。沒想到它真的是三層堆棧的感光組件！這款CMOS影像傳感器(CIS)被面對背地安裝在DRAM上，使得DRAM與影像訊號處理器(ISP)面對面接在一起。

圖1：Sony三層堆棧式CMOS影像傳感器的芯片橫截面

然而，我們似乎是超之過急了，因此，讓我們先來看看Sony的新聞稿以及在ISSCC發表的論文細節吧！

圖2：Sony CMOS影像傳感器的訊號路徑方塊圖

Sony在其較早的19Mp影像傳感器中使用雙模擬/數字轉換器(ADC)，為畫素數據進行數字化。而今，該公司使用4層ADC的結構提高讀取速度，同時也改善了處理能力。DRAM則用于暫時儲存高速數據，然后再以傳感器接口的最佳速率輸出。該設計使其能以1/120秒讀取1,930萬畫素的靜態影像，而在影片模式下可達到1,000fps的畫面更新率，較以往產品的靜態影像與動態影片分別提高了4倍和8倍的速度。

由于在CIS和ISP之間加進了DRAM夾層，高速數據必須經過內存芯片才能到達ISP，然后再以適于應用處理器的常規速度，來回傳送直到經由ISP的I/F接口區塊進行輸出。

圖3：Sony新開發配備DRAM的三層堆棧式CMOS影像傳感器

圖3是這種傳感器運作原理的精簡版；但在Sony發表的論文中有更詳細的介紹，包括960fps如何成像以及慢動作的工作原理。

根據該論文解釋，畫素數組位于裸晶的頂層，DRAM數組和列驅動器位于中間，其余的區塊則位于底部的ISP裸晶。我們尚未取得這三層裸晶的照片，但該論文中提供了一些影像。

Sony并指出，該CIS采用90nm制程(1 Al/5 Cu)技術制造，DRAM是1Gb、30nm的(3 Al/1 W)組件，ISP組件(1 Al/6 Cu)則采用40nm制程。要將各種必要的功能加進相同尺寸的3個裸晶，而又不至于浪費芯片面積，無疑是一大挑戰。

由于DRAM裸晶上還有CIS列驅動器，因此必須采用客制組件設計，而非我們在近年來看到以硅穿孔(TSV)封裝的商用DRAM。Sony的芯片橫截面圖并顯示，裸晶中央有一層厚重的氧化物以及適于讓TVS從上方CIS向下連接的接合焊墊。

圖4：Sony的原理圖中顯示CIS、DRAM與ISP三層堆棧

圖5：三層堆棧式影像傳感器芯片橫截面 （來源：Sony）

我們還可以看到(在比例尺準確的前提下)，CIS和DRAM裸晶基板已經被削薄至小于2.6μm了，這在背照式CIS (BI-CIS)是十分常見的，但卻是我們所見過最薄的DRAM。從我們自己所拍攝的影像(圖5)可證實CIS和DRAM的芯片厚度相同，而且也可以看到接合焊墊。

因此，接下來的問題就是——TSV如何在此堆棧中形成？我們的第一款芯片橫截面才剛從實驗室完成，看起來相當令人熟悉。CIS/DRAM的互連似乎是Sony上一代背照式BI-CIS組件中的TSV形式之一(圖6)。

圖6：CIS/DRAM互連采用上一代BI-CIS的TSV形式？

此處可看到兩層TSV將CIS中看起來像6金屬的堆棧連接至DRAM裸晶的M1。我們并未擴展TSV直接連接CIS與ISP的橫截面圖，不過也存在TSV穿過DRAM連接至ISP頂部金屬的情形。

圖7：CIS與ISP之間能以DRAM接合點進行連接？

CIS/ISP的連接似乎可以采用DRAM接合焊墊層作為互連，以避免在完整的堆棧形成后還得在兩個裸晶間進行鉆孔的挑戰。

對于IMX400的進一步分析正持續進行中，隨著時間的進展，我們很快地就能夠掌握有關CIS本身及其封裝堆棧的細節。以產業的觀點來看，Sony可說是再次將手機相機的功能推至極限。不過，在今年稍晚將會出現的一大疑問是——我們將在下一代iPhone中看到這款感光組件嗎？