工業、儀器儀表和醫療設備中使用的高性能數據采集信號鏈需要寬動態范圍和高精度。通過增加可編程增益放大器，或者并聯使用多個ADC，然后利用數字后處理對結果進行平均，可以提高ADC的動態范圍，但受制于功耗、空間和成本，這些方法可能不切實際。過采樣技術不僅能讓ADC以低成本實現高動態范圍，而且解決了空間、熱和功耗設計方面的難題。

　　過采樣是以大幅高于奈奎斯特速率（兩倍信號帶寬）的速率對輸入信號進行采樣，從而提升信噪比(SNR)和有效位數(ENOB)。當ADC過采樣時，量化噪聲會擴展，使其大部分出現在目標帶寬以外，從而增加較低頻率下的整體動態范圍。利用數字后處理可以消除目標帶寬之外的噪聲，如圖1所示。過采樣比(OSR)等于采樣速率除以奈奎斯特速率。過采樣引起的動態范圍增加量(DR)可計算如下：DR=log2(OSR)3dB。例如，對ADC進行4倍過采樣可增加6dB的動態范圍或多提供1位分辨率。

　　圖1.奈奎斯特ADC過采樣

　　多數集成數字濾波器的;-型ADC原本就可以實現過采樣特性，調制器時鐘速率通常是信號帶寬的32到256倍，但對于需要快速切換輸入通道的應用，可用的;-Δ型ADC很有限。SAR型架構沒有延時或流水線延遲，支持高速控制環路和輸入通道快速切換，并且其高吞吐速率也允許過采樣。

　　雖然這兩種ADC拓撲結構都能精確地測量低頻信號，但SAR型ADC的功耗與吞吐速率成正比，而Σ-Δ型ADC的功耗通常是固定的，相比之下，前者的功耗至少要低50%。ADI公司的5MSPS、18位SAR型ADCAD7960就是一個例子，它具有高吞吐速率和線性功耗變化特性。

　　放置在SAR型ADC之前的低通濾波器可使混疊最小，并能通過限制帶寬來降低噪聲。Σ-Δ型ADC的高過采樣比和數字濾波器可最大程度地降低其模擬輸入端的抗混疊要求，過采樣則能降低整體噪聲。為了提高靈活性，FPGA上也可以執行定制數字濾波。

　　高性能SAR型ADC的低噪底和高線性度使其能夠提供更高的帶寬、高精度和較短時間窗口內的離散采樣能力，滿足快速測量和控制應用的要求。高吞吐速率、低功耗和小尺寸則有助于設計人員應對高通道密度系統中常見的空間、散熱、功耗及其他重要設計挑戰。針對滿量程輸入信號，SAR型ADC還能提供最低的噪底，實現更高的SNR和出色的線性度，但與Σ-Δ型ADC不同的是，SAR型ADC無法抑制接近DC(50/60Hz)的1/f噪聲。

　　SAR型和Σ-Δ型ADC各有千秋，數據采集系統設計人員必須根據性能、速度、空間、功耗和成本要求進行抉擇。